



Planificaciones

6648 - Seminario de Electrónica

Docente responsable: DE LA PLAZA ALEJANDRO

OBJETIVOS

El objetivo fundamental de esta materia estudiar el diseño de circuitos integrados digitales en tecnología CMOS desde el punto de vista del diseño de un circuito integrado. Se estudian los principios básicos de la tecnología CMOS, modelos, etapas básicas y estructuras de sistemas digitales. Durante el curso se realiza un proyecto en el cual el alumno debe diseñar, simular, producir y medir un circuito integrado.

CONTENIDOS MÍNIMOS

PROGRAMA SINTÉTICO

1. Transistores MOS. Fabricación de Circuitos Integrados CMOS.
2. Herramientas de CAD.
3. Compuertas CMOS combinacionales, características estáticas y dinámicas.
4. Circuitos secuenciales en lógica CMOS.
5. Lógicas avanzadas y temas complementarios.

PROGRAMA ANALÍTICO

1. Física de dispositivos MOS

Capacitor MOS. Inversión, acumulación, inversión débil. Curvas capacidad tensión. Transistor MOS. Modelo del transistor. Curvas corriente-tensión, efectos de canal corto
capacidades parásitas, modelo de Spice.

2. Fabricación en circuitos integrados CMOS.

Layout. Proceso de fabricación: litografía, oxidación térmica, deposición de materiales, formas de etching, implante de dopajes y difusión. Diseño de máscaras. Layout de un transistor MOS.

3. Herramientas de CAD.

Herramientas de generación de esquemáticos, simulación, generación de layout, control de reglas de chequeo, extracción, control layout vs. esquemático. Relación entre layout y máscaras en el proceso. Reglas escalables y propietarias. Limitaciones.

4. Compuertas CMOS combinacionales, características estáticas y dinámicas.

Compuertas lógicas estáticas, características de compuertas inversor, NAND y NOR. Layout, características de conmutación, compuertas complejas.

5. Circuitos dinámicos en lógica CMOS.

El transistor de paso. Compuerta de paso CMOS. El flip-flop. Lógica CMOS con reloj
Lógica dominó.

6. Temas avanzados.

Diseño de bajo consumo. Ruido de flicker en transistores MOS y diseño para bajo ruido. Circuitos con capacitores conmutados. Escalamiento de circuitos MOS y ventajas, limitaciones físicas. Efectos de radiación ionizante en dispositivos MOS. Memorias. Dispositivos optoelectrónicos fabricados con procesos CMOS.

BIBLIOGRAFÍA

G.S. May y S.M. Sze Fundamentals of Semiconductor Fabrication. Wiley 2004

R. T. Howe, C. G. Sodini, Microelectronics, An Integrated Circuits Approach, Prentice Hall Electronic and VLSI Series, 1997, ISBN: 0-13-588518-3

R. J. Baker, H. W. Li, D. E. Boyce, CMOS: Circuit Design, Layout, and Simulation, IEEE Press Series on Microelectronic Systems, Prentice Hall of India, 2002. ISBN: 81-203-1682-7.

R. C. Jaeger, Introduction to Microelectronic Fabrication, Addison-Wesley Publishing Company, 1993. ISBN: 0-201-14695-9.

Robert F. Pierret, Semiconductor Device Fundamentals, 1996, Addison-Wesley Publishing Company

S. H. Gerez, Algorithms for VLSI Design and Automation, John Wiley & Sons, 1999.

B. D. Ackland et al, Physical Design Automation of VLSI Systems, Ed. B. T. Pears, M. J. Lorenzetti, The Benjamin/Cummings Pub. Comp. Inc., 1988.

J. P. Uyemura, Physical Design of CMOS Integrated Circuits using L-Edit, PWS Publishing Company, 1995. ISBN 0-534-94326-8.

J. M. Rabaey, A. Chandrakasan, B. Nikolic, Digital Integrated Circuits, Prentice Hall Electronics and VLSI Series, 2003. ISBN: 0-13-597444-5.

RÉGIMEN DE CURSADA

Metodología de enseñanza

Se desarrollan 10 temas del area intercalando clases teoricas y trabajos de laboratorio en los cuales se describen distintos sistemas, se estima la performance, y luego se verifica mediante una simulacion con computadora. En todos los casos, se realiza el layout completo de todos los circuitos electricos.

Modalidad de Evaluación Parcial

La evaluacion parcial se realiza en la 8va semana antes de comenzar el trabajo final, que debe realizarse con antelacion debido a la demora en la fabricacion de chip. Incluye todos los temas teorico-practicos desarrollados.

CALENDARIO DE CLASES

Semana	Temas de teoría	Resolución de problemas	Laboratorio	Otro tipo	Fecha entrega Informe TP	Bibliografía básica
<1> 11/03 al 16/03	Transistor MOS. Resumen de proceso de fabricación	Curvas MOS. TP1 medición de curvas comparación con SPICE	Curvas MOS. TP1 medición de curvas comparación con SPICE		19/03	
<2> 18/03 al 23/03	Inversor CMOS. Compuertas CMOS combinacionales		Herramientas de CAD. Esquemático, simulación, Layout, DRC, LVS.		26/03	
<3> 25/03 al 30/03	Compuertas CMOS combinacionales. Tiempos de propagación.		Tutorial, layout de inversor. Layout de una compuerta		02/04	
<4> 01/04 al 06/04	Lógica secuencial, FF, Latches. Circuitos de entrada y Salida, buffers, Protección de entrada.		Protección de entrada		09/04	
<5> 08/04 al 13/04	Lógica Dinámica	Tiempos de propagación	Tiempos de propagación		16/04	
<6> 15/04 al 20/04	Lógicas avanzadas	Tiempos de propagación	Propuesta de proyecto final - Diseño de circuitos dinámicos		23/04	
<7> 22/04 al 27/04	Circuitos analógicos y amplificadores operacionales	Calculo de ganancia y ancho de banda	verificación con computadora de ganancia y ancho de banda		30/04	
<8> 29/04 al 04/05	Proyecto final			Diagrama en bloques	07/05	
<9> 06/05 al 11/05	Proyecto final	Diseño	Simulación con computadora	Diagrama lógico	14/05	
<10> 13/05 al 18/05	Proyecto final	Diseño	Simulación con computadora	Esquema eléctrico	21/05	
<11> 20/05 al 25/05	Proyecto final			Layout	28/05	
<12> 27/05 al 01/06	Proyecto final			Layout	04/06	
<13> 03/06 al 08/06	Proyecto final			Layout	11/06	
<14> 10/06 al 15/06	Proyecto final			Verificación del layout	18/06	
<15> 17/06 al 22/06	Proceso de fabricación. Oxidación, difusión, implanta, etching, litografía, CVD			Entrega de la base de datos completa para enviar a fabricación del circuito.		
<16> 24/06 al 29/06	Circuitos de capacitores conmutados	Calculo de un integrador.	Verificación con computadora		04/07	

CALENDARIO DE EVALUACIONES

Evaluación Parcial

Oportunidad	Semana	Fecha	Hora	Aula
1º	8	25/04	15:00	L5
2º	9	02/05	15:00	L5
3º	10	09/05	15:00	L5
4º				